日本エンジニアリング株式会社（本社：神奈川県川崎市　社長：小山誠）は、DRAM、SDRAM、DDR SDRAM及びフラッシュ・メモリなどのメモリ・デバイスをバーンイン中に試験が可能なパッケージ用メモリ・テスト・バーンイン・システム「B6511」の発売を開始いたしました。

今日、メモリ・デバイスは大容量化や微細化などに伴うテクノロジーの進化に対し、デバイス試験だけで、製造工程などに起因する初期故障を取り除くことは容易ではありません。この初期故障を取り除くため、対象デバイスに電圧と温度をスペック以上に印加して初期故障領域時間を加速するバーンイン手法が一般的に用いられています。
特に、メモリ・デバイスのような小品種多量のデバイスを処理するためには、一度に処理できる個数の増加やバーンイン時間の短縮などによるスループットの向上が求められています。加えて、デバイスの低電圧化に対応した電気的ストレスのバーンイン精度の向上も強く求められています。

このたび発売する「B6511」は、メモリ・デバイスを搭載するバーンイン・ボードの数を60枚として収容可能ボード数を増やすとともに、デバイス電源の電流平均化機能を設けたことにより、バーンイン・ボードあたりのデバイス搭載数の増加を可能とし、1装置当たりの搭載数28,000個以上（従来機種比（P3502）約2倍）の同時テスト・バーンインを実現し、大容量化するメモリ・デバイスの大幅なバーンイン・コストの低減を可能としました。
次世代メモリのDDR3などの低電圧化に対しても、デバイス電源の電圧精度を従来機種の2倍以上に向上させており高精度の電圧バーンインが実現できます。また、フラッシュ測定機能（オプション）を追加することにより、フラッシュ・メモリ特有の動作（リトライ書き込み、ブロック管理等）をパターン・プログラムでリアルタイムに制御可能となり、フラッシュ・メモリを高効率、かつ高速でテスト・バーンインを行うことが出来ます。
さらに、新構想による筐体設計と１５枚を1ラックとしたキャリア・ラック方式の採用により、運用設置面積の低減と、挿抜や搬送作業の効率化を実現します。 また、量産ラインにおけるロット管理・ボード運用管理・工程管理などを効率的かつトータルにおこなえるネットワークシステムの提供により高度に自動化されたテスト・バーンイン工程が構築できます。

■ 主な仕様
試験速度：	10MHz
パターン発生器：	ALPG (18X, 18Y, 18Z)
温度範囲：	+25 〜 +150℃
ゾーン / スロット：	1ゾーン / 60スロット
フラッシュ測定機能（オプション）は、2008年12月リリース予定