日本エンジニアリング株式会社（本社　神奈川県川崎市　代表取締役社長　小山　誠）は、環境に配慮する小型・低電力を実現したフラッシュ・メモリ対応のテスト・システム「B8501ES」を開発し、2009年12月より販売を開始致します。
また、「B8501ES」は、12月2日から4日まで、幕張メッセにて開催される「セミコン・ジャパン2009」株式会社アドバンテストのブースに出展致します。

■ 開発の背景
近年、不揮発性メモリの一種であるフラッシュ・メモリ・デバイスの使用用途が多岐に渡り、従来の携帯音楽プレーヤ、デジタル・カメラに加えSSD（Solid State Drive）の普及が予見されております。
また、これまでのフラッシュ・メモリ向けのテスタは大規模な回路が必要な事に加え、著しいメモリ容量の増加に伴い、テスト時間増大と高コスト化を招いておりました。　一方フラッシュ・メモリの市場価格が大幅に下がったことに伴い、さらなるテスト・コストの低減がデバイスメーカの重要な課題となってきました。

■ 新製品の特長
フラッシュ・メモリ・テスト・システム「B8501ES」ではテスタに必要な機能をワンチップLSIに収め、従来製品に比較して実装面積を約3分の１まで縮小した事、および制御部の更なるFPGA化により高密度実装と多ピン化を達成しました。これにより低消費電力・省スペースとなり工場・実験室のみならずオフィスなどの設置環境でも使用可能となりました。
また、当社がテスト・システム向けに開発したプログラム言語を採用し、GUIを使用した充実した開発・デバック機能を合わせて提供しています。
この度発売致しましたフラッシュ・メモリ・テスト・システム「B8501ES」はプログラム開発およびデバック、小ロット製品試験、受け入れ検査、デバイス評価等を行うユーザ向けに開発致しました。

■ 主な仕様
・試験速度：	66MHz
・同時測定個数：	最大同時測定個数 16個
	（信号2分岐時　32個）
・DRピン	(208DR+336IO)/system
・PPS	32PPS/system
・DC	16DC/system